Desenho fundamental e optimizado do algoritmo AES em FPGA

Este livro centra-se principalmente na investigação na área recente do algoritmo de segurança de redes e na sua conceção optimizada no domínio da otimização de área. Este livro destina-se a uma vasta gama de leitores que beneficiarão de uma compreensão do algoritmo AES e do seu processo global associado à implementação de software VHDL no dispositivo FPGA da Xilinx. Inclui estudantes e profissionais no domínio do processamento e comunicação de dados, projectistas e implementadores e clientes e gestores de redes e comunicação de dados. Este livro foi concebido para ser autónomo, para leitores com poucos ou nenhuns conhecimentos de algoritmos criptográficos.