VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Independently Published
VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Afbeelding van VLSI DESIGN and PHYSICAL IMPLEMENTATION ENGINEERING: Logic Synthesis Timing Closure Layout Optimization for High Density Chips

Prijzen vanaf

12,66

Uitgelicht

	12,66	Naar shop
	12,66	Naar shop

Beschrijving

Amazon Pagina's: 178, Paperback, Independently published

Lees meer

Vergelijk aanbieders (2)

Shop

Prijs

Verzendkosten

Totale prijs

12,66

Gratis

12,66

Naar shop

Gratis

12,66

Gratis

12,66

Naar shop

Gratis

Beschrijving (1)

Pagina's: 178, Paperback, Independently published

Lees meer

Productspecificaties

Merk	Independently Published
EAN	9798245494418

Prijzen voor het laatst bijgewerkt op: 09-06-2026, 08:01

Independently Published

ADVANCED VLSI ARCHITECTURE and Chip Design ENGINEERING: Digital Circuit Layout Optimization Integrated...

14,01

Vergelijk 2 shops 2 shops

VLSI Physical Design: From Graph Partitioning to Timing Closure

54,99

Meer informatie Meer info

Layout Optimization in VLSI Design

145,00

Meer informatie Meer info

Algorithms and Techniques for VLSI Layout Synthesis

15,48

Meer informatie Meer info

Uitgelichte Keuze

12,66

Naar shop