Architetture aritmetiche approssimate efficienti in area CMOS

Il calcolo approssimato fornisce una soluzione alternativa per ridurre il consumo energetico degli attuali dispositivi DSP ad alte prestazioni. Le tecniche convenzionali di moltiplicazione e addizione consumano molta energia. In questo breve lavoro si esamina la progettazione di unità aritmetiche approssimate per applicazioni di elaborazione del segnale. In primo luogo viene proposto un sommatore approssimato modificando la logica della cella sommatore completa di base. La cella adder proposta ha un numero di transistor inferiore rispetto a un approccio simile recente. Successivamente, viene progettato un moltiplicatore approssimato a basso errore utilizzando il rilevamento del lead one e selezionando n/2 bit per un ingresso di n bit. Il moltiplicatore approssimato a n/2 bit proposto si comporta bene in termini di errore e potenza rispetto a un approccio simile recente. Inoltre, le unità approssimate sono implementate in un'unità Multiply-Accumulate (MAC). L'unità MAC approssimata proposta offre un miglioramento significativo in termini di potenza, area e ritardo, a costo di un lieve peggioramento dell'accuratezza. Infine, l'unità MAC proposta viene implementata in un'applicazione di filtraggio per verificarne la funzionalità.