Conception d'additionneur à faible consommation d'énergie pour VLSI

Cet ouvrage propose un additionneur approximatif économe en énergie qui permet une addition à faible consommation d'énergie et à haute performance sans dégradation importante de la qualité. L'additionneur proposé introduit une logique approximative efficace en termes de surface qui est utilisée pour additionner les bits les moins significatifs de l'additionneur. L'efficacité de l'additionneur est analysée par rapport aux additionneurs précis et approximatifs bien connus en les implémentant sur Tanner et MATLABT Le principal défi de la technologie VLSI moderne est l'efficacité énergétique due à l'augmentation des fonctionnalités sur une seule puce. L'efficacité énergétique peut être atteinte en concevant des circuits imprécis pour un domaine spécifique d'applications connues sous le nom d'applications tolérantes aux erreurs. Cet article propose une architecture d'additionneur économe en énergie qui permet d'améliorer considérablement les performances en termes de puissance et de vitesse.L'efficacité de l'additionneur proposé est évaluée en mettant en ¿uvre l'architecture d'additionneur proposée et existante sur MATLAB pour évaluer les mesures d'erreur et sur Tanner pour évaluer les mesures de conception. Les résultats de la simulation montrent que l'additionneur proposé réduit considérablement la puissance, la surface et le délai simultanément à une faible perte de précision.

Pagina's: 52, Paperback, Editions Notre Savoir