Konstrukcja dodatku o niskiej mocy dla VLSI

W niniejszej ksi¿¿ce zaproponowano energooszcz¿dny sumator przybli¿ony, który zapewnia nisk¿ moc i wysok¿ wydajno¿¿ dodawania bez powänego pogorszenia jako¿ci. Proponowany sumator wprowadza efektywny obszarowo przybli¿ony uk¿ad logiczny, który jest u¿ywany do dodawania najmniej znacz¿cych bitów sumatora. Efektywno¿¿ addera jest analizowana w porównaniu do dobrze znanych dok¿adnych i przybli¿onych adderów poprzez implementacj¿ w Tanner i MATLABT G¿ównym wyzwaniem w nowoczesnej technologii VLSI jest efektywno¿¿ energetyczna ze wzgl¿du na zwi¿kszon¿ funkcjonalno¿¿ na pojedynczym chipie. Efektywno¿¿ energetyczn¿ mo¿na osi¿gn¿¿ poprzez nieprecyzyjne projektowanie obwodów dla okre¿lonej dziedziny aplikacji, znanej jako aplikacje odporne na b¿¿dy. W niniejszym artykule zaproponowano energooszcz¿dn¿ architektur¿ sumatora, która osi¿ga ogromn¿ popraw¿ zarówno pod wzgl¿dem mocy, jak i szybko¿ci dziäania.Skuteczno¿¿ proponowanego sumatora jest oceniana poprzez implementacj¿ proponowanej i istniej¿cej architektury sumatora w programie MATLAB w celu oceny metryk b¿¿dów oraz w programie Tanner w celu oceny metryk projektowych. Wyniki symulacji pokazuj¿, ¿e proponowany sumator znacznie zmniejsza moc, obszar i opó¿nienie jednocze¿nie przy niewielkiej utracie dok¿adno¿ci.