Méthodologie de conception pour des circuits ASIC numériques hautement fiables: Appliquée à un processeur commutation middleware système centré sur le réseau

Malgré d'importants efforts de recherche et des avancées scientifiques notables, l'utilisation des technologies ASIC commerciales dans les applications spatiales et critiques pour la sécurité pose encore des défis. Les principaux défis sont les suivants : 1. Les technologies résistantes aux rayonnements sont coûteuses (les exigences de qualification et de qualité sont strictes) et peu attractives sur le plan commercial (production en petits volumes). 2. Il n'existe pas de cadre intégré standard de techniques de conception de circuits offrant une tolérance simultanée aux défauts SEU, SET et SEL. 3. Il n'existe pas de flux standard d'automatisation de la conception pour les ASIC et les SOC numériques tolérants aux défauts. Cet ouvrage présente une méthodologie de conception d'ASIC tolérants aux défauts, basée sur des circuits redondants dotés d'une protection contre le latch-up et sur des étapes de mise en ¿uvre supplémentaires lors de la synthèse logique et de la génération de la disposition. L'approche de conception proposée rend les ASIC insensibles aux perturbations, aux transitoires et aux défauts de latch-up en combinant et en intégrant différentes techniques de tolérance aux défauts au sein d'une procédure soigneusement conçue.