Neuartiges Design zur Optimierung von Leistung und Fläche in sequentiellen Schaltungen

Aufgrund der geringen Verlustleistung, der einfachen Implementierung und der hohen Effizienz hat sich die komplementäre Metalloxid-Halbleiter-Logik (CMOS) zur bevorzugten Technologie für das digitale VLSI-Design entwickelt. Im Gegensatz zu früheren Logikfamilien, die unter kontinuierlichen Vorspannungsströmen und Leckageproblemen litten, bot CMOS eine wesentliche Verbesserung. Mit der Skalierung von VLSI haben Merkmale wie höhere Geschwindigkeit, geringerer Stromverbrauch, bessere Zuverlässigkeit und geringere Fläche zu großen Veränderungen bei den Herstellungstrends geführt. Das Aufkommen von Logikformen wie Pseudo-NMOS, DCVSL, PTL und DPTL hat die Branche weiter verändert. Da die Anforderungen an die Leistung stiegen, wurden Geschwindigkeit und Fläche zu dominierenden Designeinschränkungen, was zur Entwicklung von dynamischen und Domino-Logikfamilien führte. In jeder digitalen Schaltung sind die wichtigsten Designfaktoren Leistung, Geschwindigkeit, Fläche, Rauschfestigkeit und Kosten, die oft sorgfältige Kompromisse erfordern. Während die Domino-Logik aufgrund ihrer hohen Geschwindigkeit und kompakten Fläche weit verbreitet ist, leidet sie unter ihrem hohen Stromverbrauch und ihrer Rauschempfindlichkeit. Um diese Einschränkungen zu überwinden, sind verbesserte Entwurfstechniken erforderlich.

Pagina's: 104, Paperback, Verlag Unser Wissen