Projekt ukladu scalonego analogowego front endu CMOS UHF RFID

Zastosowanie identyfikacji radiowej (RFID) w pämie ultra wysokich cz¿stotliwo¿ci (UHF) zyskuje na popularno¿ci od czasu ratyfikacji protoko¿u EPC Class 1 Gen 2 (EPC C1G2, znanego równie¿ jako ISO 18000-6C). Ograniczona dost¿pno¿¿ diod barierowych Schottky'ego (SBD) pobudzi¿a badania nad alternatywnymi rozwi¿zaniami obwodów do produkcji chipów RFID UHF o porównywalnej wydajno¿ci przy u¿yciu typowych procesów CMOS. Analogowy front end RFID UHF sk¿ada si¿ z czterech elementów: prostownika UHF RF-DC, referencji napi¿cia i regulatora, modulatora i demodulatora. W niniejszej publikacji zidentyfikowano tranzystor MOSFET z dynamicznym progiem (DTMOST) jako obiecuj¿ce urz¿dzenie do zastosowä o bardzo niskim poborze mocy oraz zbadano topologie obwodów i metodologie projektowania wykorzystuj¿ce DTMOST dla AFE RFID UHF. Wszystkie projekty obwodów i analizy oparto na technologii CMOS 0,18 µm z pojedyncz¿ warstw¿ polikrzemu i sze¿cioma warstwami metalu (1P6M) oraz potrójn¿ studni¿. Porównano i zestawiono ze sob¿ wzrost wydajno¿ci, zu¿ycie energii, straty powierzchni i kwestie projektowe zwi¿zane z technikami DTMOST w odniesieniu do tradycyjnych komórek.