Projektowanie i rozwój protokolu sieciowego w ukladzie FPGA

Rosn¿ca popularno¿¿ Internetu powoduje gwätowny wzrost ilo¿ci danych przesy¿anych w sieci oraz znaczny wzrost pr¿dko¿ci transmisji. W rezultacie przetwarzanie TCP/IP stäo si¿ w¿skim gard¿em. Tradycyjne oprogramowanie do przetwarzania TCP/IP na procesorach ogólnego przeznaczenia (GPP) nie jest ju¿ w stanie nad¿¿y¿ za pr¿dko¿ci¿ sieci. W zwi¿zku z tym istnieje pilna potrzeba zaprojektowania funkcji TCP/IP o krytycznym znaczeniu dla wydajno¿ci jako specjalnych jednostek w celu przyspieszenia przetwarzania i odci¿¿enia procesorów GPP. Takie jednostki funkcjonalne wykonuj¿ce funkcje na poziomie mikro mog¿ by¿ zaimplementowane w programowalnych macierzach bramek (FPGA). FPGA, jako programowalne urz¿dzenia sprz¿towe, s¿ szczególnie odpowiednie do zapewnienia zarówno wysokiej pr¿dko¿ci przetwarzania, jak i elastyczno¿ci niezb¿dnej do sprostania szybko zmieniaj¿cym si¿ wymaganiom Internetu. Wyzwaniem przy projektowaniu funkcji TCP/IP jest to, ¿e zapotrzebowanie na zaawansowane us¿ugi wymaga od urz¿dze¿ sieciowych obs¿ugi szerokiego zakresu aplikacji i protoko¿ów, które jednak stale ewoluuj¿.