projekty uk¿adów VLSI odporne na wahania procesowe: Wysoce niezawodne i procesowe dynamicznej logiki CMOS

Bramki dynamiczne stanowi¿ doskonäy wybór przy projektowaniu modu¿ów o wysokiej wydajno¿ci w nowoczesnych mikroprocesorach. Jedynym ograniczeniem bramek dynamicznych jest ich stosunkowo niski margines szumu w porównaniu ze standardowymi bramkami CMOS. Tradycyjnie problem ten rozwi¿zywano poprzez zastosowanie obwodu utrzymuj¿cego pMOS, który kompensuje pr¿d up¿ywowy sieci nMOS typu pull-down. We wcze¿niejszych w¿z¿ach technologicznych obwód utrzymuj¿cy móg¿ poprawi¿ niezawodno¿¿ bramek dynamicznych przy niewielkim spadku wydajno¿ci. Jednak agresywne trendy skalowania technologii CMOS wraz z rosn¿cym poziomem zmienno¿ci procesowej zmniejszy¿y skuteczno¿¿ tradycyjnego podej¿cia opartego na obwodach utrzymuj¿cych. Problem ten jest powäniejszy w bramkach dynamicznych o szerokim fan-in ze wzgl¿du na du¿¿ liczb¿ nieszczelnych urz¿dze¿ nMOS pod¿¿czonych do w¿z¿a dynamicznego. W niniejszej pracy zaproponowano bramk¿ dynamiczn¿ OR o szerokim fan-in, odporn¿ na zmienno¿¿ procesu, z dwoma nowymi projektami obwodów utrzymuj¿cych, które s¿ w stanie zmniejszy¿ konflikt mi¿dzy obwodem utrzymuj¿cym a PDN, a tym samym zmniejszy¿ rozpraszanie mocy i opó¿nienie.