PVT-variationsbewusster, stromsparender Vedic-Multiplikator für DSPs auf FPGAs: Berücksichtigung von Prozess-, Spannungs- und Temperaturschwankungen unter Verwendung I/O-Standards FPGAs

Da die Kommunikations- und Signalverarbeitungsbranche rasant wächst, steigt die Nachfrage nach Multiplikatoren kontinuierlich und in hohem Tempo. Für Forscher ist die Entwicklung von schnellen und energieeffizienten Multiplikatoren ein zentrales Anliegen. Eine Reduzierung des Stromverbrauchs und der Verzögerung einer Multiplikatorschaltung dürfte eine Revolution im Bereich der Elektronik und Kommunikation bewirken. Die Leistung eines Systems wird im Allgemeinen durch die Leistung des Multiplikators bestimmt, da dieser in der Regel das langsamste Element im System ist. Daher ist die Optimierung der Geschwindigkeit und des Stromverbrauchs des Multiplikators ein zentrales Designproblem. Es besteht Bedarf an der Entwicklung von schnellen und stromsparenden Multiplikatoren für Algorithmen der digitalen Signalverarbeitung. Aus früheren Forschungen wurde geschlossen, dass vedische Multiplikatoren effizienter sind als herkömmliche Multiplikatoren. In dieser Arbeit wird ein stromsparender vedischer Multiplikator vorgeschlagen.