Edicoes Nosso Conhecimento

Design CMOS de um multiplicador em árvore utilizando VLSI baixo poder e somador completo

Name: Design CMOS de um multiplicador em árvore utilizando VLSI baixo poder e somador completo
Brand: Edicoes Nosso Conhecimento
SKU: 09b072587ac32c29e5d99d0551029b8b

1/1

Afbeelding van Design CMOS de um multiplicador em árvore utilizando VLSI baixo poder e somador completo

Bol

Prijzen vanaf

48,99

Uitgelicht

	48,99	Naar shop
	67,58	Naar shop
	67,58	Naar shop
VERGELIJK ALLE AANBIEDERS (3)

Beschrijving

Bol É apresentada uma modificação à redução de Wallace que garante que o atraso seja idêntico ao da redução de Wallace convencional. O método de redução modificado reduz significativamente o número de semisomadores, permitindo implementações com 80 por cento menos semisomadores do que os multiplicadores de Wallace padrão, com um aumento muito ligeiro no número de somadores completos. No caso do CMOS, a adição de uma única entrada aumenta o número de dispositivos em 2 e, consequentemente, aumenta o atraso de propagação. Foram desenvolvidos novos estilos lógicos para minimizar o atraso de propagação e a área do chip.

Lees meer

Vergelijk aanbieders (3)

Sorteren op:

€ 48,99 Gratis verzending

€ 67,58 € 6,20 verzendkosten Totaal € 73,78

Beschrijving (1)

É apresentada uma modificação à redução de Wallace que garante que o atraso seja idêntico ao da redução de Wallace convencional. O método de redução modificado reduz significativamente o número de semisomadores, permitindo implementações com 80 por cento menos semisomadores do que os multiplicadores de Wallace padrão, com um aumento muito ligeiro no número de somadores completos. No caso do CMOS, a adição de uma única entrada aumenta o número de dispositivos em 2 e, consequentemente, aumenta o atraso de propagação. Foram desenvolvidos novos estilos lógicos para minimizar o atraso de propagação e a área do chip.

Lees meer