Nowatorski projekt optymalizacji mocy i powierzchni w uk¿adzie sekwencyjnym

Ze wzgl¿du na niski pobór mocy, prost¿ implementacj¿ i wysok¿ wydajno¿¿, komplementarne uk¿ady logiczne CMOS stäy si¿ preferowan¿ technologi¿ do projektowania cyfrowych uk¿adów VLSI. W przeciwie¿stwie do wcze¿niejszych rodzin uk¿adów logicznych, które cierpiäy z powodu ci¿g¿ych pr¿dów polaryzacji i wycieków, CMOS oferowä znaczn¿ popraw¿. Wraz ze skalowaniem VLSI, cechy takie jak wy¿sza pr¿dko¿¿, ni¿sza moc, lepsza niezawodno¿¿ i mniejsza powierzchnia spowodowäy powäne zmiany w trendach produkcyjnych. Pojawienie si¿ stylów logicznych, takich jak pseudo-NMOS, DCVSL, PTL i DPTL, jeszcze bardziej zmieni¿o bran¿¿. Wraz ze wzrostem wymagä dotycz¿cych wydajno¿ci, szybko¿¿ i obszar stäy si¿ dominuj¿cymi ograniczeniami projektowymi, co doprowadzi¿o do rozwoju rodzin uk¿adów logicznych dynamicznych i Domino. W kädym obwodzie cyfrowym kluczowymi czynnikami projektowymi s¿ moc, szybko¿¿, obszar, odporno¿¿ na zak¿ócenia i koszt, które cz¿sto wymagaj¿ starannych kompromisów. Chociä uk¿ady logiczne Domino s¿ powszechnie stosowane ze wzgl¿du na ich du¿¿ szybko¿¿ i niewielki obszar, cierpi¿ one z powodu wysokiego zu¿ycia energii i wräliwo¿ci na zak¿ócenia. Aby przezwyci¿¿y¿ te ograniczenia, wymagane s¿ ulepszone techniki projektowania.