Viene presentata una modifica alla riduzione di Wallace che garantisce che il ritardo sia lo stesso di quello della riduzione di Wallace convenzionale. Il metodo di riduzione modificato riduce notevolmente il numero di semiaddizionatori, consentendo di realizzare implementazioni con l'80% in meno di semiaddizionatori rispetto ai moltiplicatori di Wallace standard, con un aumento molto lieve del numero di addizionatori completi. Nel caso del CMOS, l'aggiunta di un singolo ingresso aumenta il numero di dispositivi di 2 e quindi aumenta il ritardo di propagazione. Sono stati sviluppati nuovi stili logici per ridurre al minimo il ritardo di propagazione e l'area del chip.
Prijshistorie
* Prijshistorie bevat geen data van Amazon, Amazon Marketplace.
Prijzen voor het laatst bijgewerkt op: